PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-077324

(43) Date of publication of application: 02.04.1991

(51)Int.CI.

H01L 21/3205

(21)Application number: 01-213643

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

19.08.1989

(72)Inventor: SHINOHARA HIROSHI


KISHI YOSHIYUKI

(54) SEMICONDUCTOR INTEGRATED CIRCUIT

(57)Abstract:

PURPOSE: To increase resistance to electromigration, to make wiring region small and to realize a high integration by a method wherein a semiconductor integrated circuit is provided with a plurality of metal wirings layers and a plurality of wiring lines and the metal wiring are piled up in parallel on the same wiring lines over a plurality of layers and connected to each other via through-holes.

CONSTITUTION: Al metal wiring such as power-supply lines 7a, 8a, signal conductors 7b, 8b, grounding conductors 7c, 8c, and the like are piled up in parallel on the same wirings lines over two layers in a semiconductor integrated circuit substrate which is provided with a plurality of metal wiring layers and a plurality of wiring lines; they are connected to each other via through-holes 6. Widths of the Al wirings 7a, 7b, 7c, 8a, 8b, 8c are narrow as compared with those of conventional metal wirings. The widths of the metal wirings are not made wider but are composed of a plurality of layers. Thereby, an electric current is distributed and a current density is suppressed. Since the widths of the



wirings are narrow, the area of the semiconductor integrated circuit becomes small, compared with that of conventional circuits.

LEGAL STATUS


[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]



⑩ 日本国特許庁(JP)

⑩特許出願公開

⑩ 公 開 特 許 公 報 (A) 平3-77324

@int.Cl.5

識別記号

庁内整理番号

母公開 平成3年(1991)4月2日

H 01 L 21/3205

6810-5F 6810-5F H 01 L 21/88

Z A

審査請求 未請求 請求項の数 2 (全5頁)

の発明の名称

半導体集積回路

②特 願 平1-213643

②出 願 平1(1989)8月19日

 尋 史

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

@発 明 者 岸

良 行

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社カスタ

ムエル・エス・アイ設計技術開発センター内

⑪出 顧 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

函代 理 人 弁理士 大岩 增雄 外2名

면 ME 설

1. 発明の名称

半導体集積回路

- 2. 特許請求の範囲
 - (1) 複数の金属配線層と複数の配線経路を有する半導体集積回路において、複数機にわたって同じ配線経路上平行に取ね合わせ、スルーホールを介して互いに接続した多層金属配線手段を備えたことを特徴とする半導体集積回路。
 - (2) 能動素子を含み、半導体表面上のセル領域を占めるセルを備え、半導体集積回路外部との電気的接続を行うパッドを備え、前記セル及びパッドの占める領域外にあって、セル間及びセルーパッド間を電気的に接続する金属配経を含むセル外配線領域を備えた半導体集積回路において、

セル領域とセル外配線領域にわたる広域配線 を有し、この広域配線はセル領域内の少なく とも一部分では前記多層金属配線手段で配線

· 1 %

され、セル外配線領域内の少なくとも一部分では1層金属だけで配線され、前記多層金属 配線手段部分の幅の方が、前記1層金属部分 の幅よりも狭いことを特徴とする請求項、1 記載の半線体集積開路。

3. 発明の詳細な説明

【産業上の利用分野】

本発明は半導体集積回路の配線レイアウトバターンに関するものである。

[從米の技術]

半導体集和回路における配線にはAIやAIとSi。Cuの合金、Wなどの抵抗値の小さい金属を用いることにより電力の損失を少なくしている。第7回は従来の半導体集積回路(インバータ回路)の部分平面図である。以において、(1) は金属配線で、(1a)は電鉄線、(1b)は信号線、(1c)は接地線である。(2) は P * 拡散領域、(3) は n * 拡散領域、(4) はポリシリコン、(5) は拡散領域(2)、(1) と金属配線(1a)、(1b)、(1c)を接続するコンタクトホール(5) である。

特別平3-77324(2)

次に動作について説明する。金属配線(1)に用いられるA L. A L 合金等の金属は温度ゲートを構成するシリコン化合物に比べて融点が低く、高温ドや10 k A / cm² の電流密度下ではエレクトロ・マイグレーションといわれる断線や移動といった現象が起こる。

従来の金属配線(1) ではマイグレーションに対する強化類として、充分な配線幅を設けることによって大電流密度に耐える金属配線(1) にしていた。時に電源線(1a)、接地線(1c)および信号線(1b)の内クロック線等の負荷容量の大きい信号線の配線幅は広く設けて、電流密度が10°A/cm² 以下になるようにされていた。

[発明が解決しようとする課題]

従来の半導体集積回路の金属配線は以上のように構成されていたので、マイグレーションに耐えうるに充分な幅を設けることにより半導体集積回路のレイアウト・バターン(マスクバターン)が大きくなるという問題点があった。

本発明は上記のような問題点を解決するために

例である半導体集積回路のインバータ回路の平面図、第2回は第1回における接地線付近『一』から見た斜視図を示している。なお、図中符号(2)~(5)は前記従来のものと同一につき説明は役略する。

図において、 (7a)は A1金属配線で形成された第 L 暦電源線、 (8a)は第 2 暦電源線、 (7b)第 1 暦信号線、 (8b)は第 2 暦信号線、 (7c)は第 1 暦程地線、 (8c)は第 2 暦接地線、 (6) はスルーホールである。なお、第 1 図および第 2 図では A1による金属配線の例を示したが A t 以外にも A1と Si. A1 と Siと Cu. A1 と Cu字の合金を用いた金属配線でもよい。

前記従来のものとは異なり、第1 図および第2 図では電源線 (7a)、(8a) 信号線 (7b)、(8b) 、接地線 (7c)、(8c) 等のAI金属配線は複数の金属配線所と複数の配線線路を有する半導体集積回路基板中、2 暦にわたって同一配線線路上平行に重ね合わせ、スルーホール(6) を介して互いに接続されている。又、AJ金属配線 (7a)、(7b)、(7c)、(8a)、

なされたもので、エレクトロマイグレーションに 強く、かつ配線領域を小さくし、結果として盗臭 権化を得ることを目的とする。

[課題を解決するための手段]

本発明に係る半導体集積回路は複数の金属配線層と複数の配線線路を有し、金属配線を複数層にわたって同じ配線線路上平行に重ね合わせ、ストルーホールを介して互いに接続するようにしたものである。

[作用]

本発明における金属配線は複数層にわたって同じ配線線路上平行に重ね合わせスルーホールを介して互いに接続されているので、電流を分配することができるとともに配線幅はエレクトロマイグレーションについて強化しながら狭くすることが可能となり、金属配線幅が狭くでき結果として半導体集積回路の高集積化を計ることができる。

[実施例]

以下、本発明に係る半導体集積回路の一実施例を図について説明する。第1図は本発明の一実施

(8b)、(8c) の幅は従来の金属配線(1a)、(1b)、(1c) に比べて狭い。また、第1 図および第2 図ではスルーホール(6) は1 つずつ用いているが2 個以上でもよい。A1金属配線経路が枝別れすることを考慮すると、スルーホール(6) は金属配線幅の開陽1 で設けるのが有効である。その一個を第3 図に示す。

次に半導体集積回路の動作について説明する。 従来の配線方法では電流密道を10°A/cm²以下に 抑えるために金属配線幅を広くしていた。そのた め半導体集積回路において金属配線幅の占める面 様の割合が大きくなり、結果として半導体集積回 路全体の面積は大きくなる。

本実施例では金属配線の幅を広くするのではな く、複数層にすることによって電流を分配し、電 液密度を抑えることができる。

第 1 図および第 2 図では (7a)~ (8a)、(7b)~ (8b)。 (7c)~ (8c) といった 2 圏の金属配線圏の例を示したが、 3 層以上でもよい。また配線幅が狭いことにより、半導体集権回路の面積は従来のものに比 べて小さくなる。上記実施例では金属配線は全て複数層車ね合わせた場合について説明したが、電源線、移地線、クロック線等の負荷容量の大きい信号線に適用した場合も上記実施例と同様の効果ををする。

したセルを用意することでセルの面積は小さくな り、その結果、準導体集積回路の面積は従来のも のによる金属配線を用いた場合よりも小さくな る。特にこの実施側においてセル内配線領域 (12) ヒセル外配線鎖域 (11) の増昇近傍において 1層金融になっている広域配線について第5回に 京す。 第5回においてセル内の金属配線 (7),(8) は複数層にわたって同じ配線網路上平行に重ね合 わせられ、スルーホール (f) によって互いに接続 されている。セル外配線領域(11)における広域配 解は従来の配線船であるが、セル内においては配 縫鮒が狭くなっている。セル内外の現界近後のセ ル内においてはセル外配線の幅(従来の配線幅) からセル内の多牌金属配線幅へ移行するための形 が形成されている。そのいくつかの他の実施例を 第6国に示す。第6国においてもスルーホール (6) を1つ又は2つ用いた例を示したが何例設り てもよい。

し発明の効果子

以上のように本発明によれば、半導体集種回路

設計には半項体集権回路に要求されるセル (9) を 配置する。

配置するセル数は必要に応じて何限でもよい。 又、第4回ではセル(3)を7個配置した場合を示したが、各々のセルの機能は同じであっても異なっていてもよい。セル(3)を配置した後、セル外配線領域(11)に、セル(9)とセル(9)、セル(11)とバッド(13)を電気的に接続する金属配線(広域配線)(14)がなされる。広域配線(11)はセル内配線領域(12)とセル外配線領域(11)の少なくともがっているが、セル外配線領域(11)の少なくとも

部分では1階金属だけで配線されている。その理由はセル外配線領域(J1))における配線(J1)は自動配線プログラムを用いてなされ、この時、複数層にわたる金属配線は第1階金属配線に対して第2階金属配線は垂直方向に配線するといった具合に層を区別して用いるからである。

従来、セル内外にまたがる広域配線(14)はセル内、セル外ともに同じ配線幅であったが、セル内においては第1階〜第3図の金属配線手段を適用

における金属配線幅を狭くすることが可能となり、半導体集積回路の面積は小さくなる。又、セル内において多層金属配線手段を適用した場合についてもそのセルの面積は小さくなり、その結果、半導体集積回路に多くのセルを組み込むことが出来るので、回路の高集積化につながる。又、金属配線は同じ配線経路上、複数層にわたって平行に現ね合わされてスルーホールによって接続されているので、エレクトロ・マイグレーションに強い配線となるなどの効果が得られる。

4、図面の簡単な説明

第1回は本発明に係る半導体集材同路の一実施例を示したインバーカ回路の平面図、第2回は第1回のエーエ線より見た料視図、第3回は本発明に係る多層金属配線におけるスルーホールの問題についての例を示した平面図で、スルーホール(5) は金属配線幅の間隔で設けている。第4回はセルベース設計方式により設計された本発明の他の実施例を示した半導体集積回路の平面図、第5回は本発明に係るセル内外の填集近後の金属


特別平3-77324(4)

配線を示した拡大説明区、第 6 図 (a) ~ (h) はセル内外の境界近傍の金融配線の他の実施例を示した部分平面図、第 7 図は従来の半導体集積回路を示した平面図である。

図において、(6) はスルーホール、(7) は 2 階の金属配給を重ねた時の第 1 暦金属配線、(8) は第 2 階金属配線、(9) はセルである。

なお、図中、同一符号は同一、または相当部分を示す。

代理人 大 岩 增 雄



2 P*拡散領域

7a:第1層電源線

3.7.4.拡散領域


8a:第2層電源線 7b:第1層信号線

4:ポリシリコン 5:コンタクトホール

8b:第2層指号線


7c: 第1層接地線

8C: 第2層模地線




7:第1月金屬配線(塘地線)

1: 第2 厚全属配線 (按比線)



7.第1月全美配線

8: 第2 居全属配線



特開手3-77324(5)

6:スルーホール

12:セル内配線領域


7: 第1層金屬配線


13:七儿內外境界

8:第2層金屬配線

14:広域配線

11:セル外配線領域





		• .	•
		•	